当前位置:首页>正文

数字设计与Verilog实现(第5版英文版)/国外电子与通信教材系列 kindle 下载 网盘 pdf azw3 极速 rtf umd

免费下载书籍地址:PDF下载地址

精美图片

数字设计与Verilog实现(第5版英文版)/国外电子与通信教材系列书籍详细信息

  • ISBN:9787121323072
  • 作者:暂无作者
  • 出版社:暂无出版社
  • 出版时间:2017-08
  • 页数:暂无页数
  • 价格:68.31
  • 纸张:胶版纸
  • 装帧:平装-胶订
  • 开本:16开
  • 语言:未知
  • 丛书:暂无丛书
  • TAG:暂无
  • 豆瓣评分:暂无豆瓣评分

内容简介:

M.莫里斯·马诺、迈克尔·D.奇莱蒂著的《数字设计与Verilog实现》是一本系统介绍数字电路设计的 教材,旨在教会读者关于数字设计的基本概念和基本方法。全书共分10章,内容涉及数字逻辑的基本理论、组合逻辑电路、时序逻辑电路、寄存器和计数器、存储器与可编程逻辑器件、寄存器传输级设计、半导体和CMOS集成电路、标准IC和FPGA实验、标准图形符号、Verilog HDL与数字系统设计等。全书结构严谨,选材新颖,内容深入浅出,紧密联系实际,教辅资料齐全。

本书可作为电气工程、电子工程、通信工程、计算机工程和计算机科学与技术等相关专业的双语教材,也可作为电子设计工程师的参考书。

书籍目录:

1 Digital Systems and Binary Numbers

1.1 Digital Systems

1.2 Binary Numbers

1.3 Number-Base Conversions

1.4 Octal and Hexadecimal Numbers

1.5 Complements of Numbers

1.6 Signed Binary Numbers

1.7 Binary Codes

1.8 Binary Storage and Registers

1.9 Binary Logic

2 Boolean Algebra and Logic Gates

2.1 Introduction

2.2 Basic Definitions

2.3 Axiomatic Definition of Boolean Algebra

2.4 Basic Theorems and Properties of Boolean Algebra

2.5 Boolean Functions

2.6 Canonical and Standard Forms

2.7 Other Logic Operations

2.8 Digital Logic Gates

2.9 Integrated Circuits

3 Gate-Level Minimization

3.1 Introduction

3.2 The Map Method

3.3 Four-Variable K-Map

3.4 Product-of-Sums Simplification

3.5 Don?ˉt-Care Conditions

3.6 NAND and NOR Implementation

3.7 Other Two-Level Implementations

3.8 Exclusive-OR Function

3.9 Hardware Deion Language

4 Combinational Logic

4.1 Introduction

4.2 Combinational Circuits

4.3 Analysis Procedure

4.4 Design Procedure

4.5 Binary Adder-CSubtractor

4.6 Decimal Adder

4.7 Binary Multiplier

4.8 Magnitude Comparator

4.9 Decoders

4.10 Encoders

4.11 Multiplexers

4.12 HDL Models of Combinational Circuits

5 Synchronous Sequential Logic

5.1 Introduction

5.2 Sequential Circuits

5.3 Storage Elements: Latches

5.4 Storage Elements: Flip-Flops

5.5 Analysis of Clocked Sequential Circuits

5.6 Synthesizable HDL Models of Sequential Circuits

5.7 State Reduction and Assignment

5.8 Design Procedure

6 Registers and Counters

6.1 Registers

6.2 Shift Registers

6.3 Ripple Counters

6.4 Synchronous Counters

6.5 Other Counters

6.6 HDL for Registers and Counters

7 Memory and Programmable Logic

7.1 Introduction

7.2 Random-Access Memory

7.3 Memory Decoding

7.4 Error Detection and Correction

7.5 Read-Only Memory

7.6 Programmable Logic Array

7.7 Programmable Array Logic

7.8 Sequential Programmable Devices

8 Design at the Register Transfer Level

8.1 Introduction

8.2 Register Transfer Level Notation

8.3 Register Transfer Level in HDL

8.4 Algorithmic State Machines (ASMs)

8.5 Design Example (ASMD Chart)

8.6 HDL Deion of Design Example

8.7 Sequential Binary Multiplier

8.8 Control Logic

8.9 HDL Deion of Binary Multiplier

8.10 Design with Multiplexers

8.11 Race-Free Design (Software Race Conditions)

8.12 Latch-Free Design (Why Waste Silicon?)

8.13 Other Language Features

9 Laboratory Experiments with Standard ICs and FPGAs

9.1 Introduction to Experiments

9.2 Experiment 1: Binary and Decimal Numbers

9.3 Experiment 2: Digital Logic Gates

9.4 Experiment 3: Simplification of Boolean Functions

9.5 Experiment 4: Combinational Circuits

9.6 Experiment 5: Code Converters

9.7 Experiment 6: Design with Multiplexers

9.8 Experiment 7: Adders and Subtractors

9.9 Experiment 8: Flip-Flops

9.10 Experiment 9: Sequential Circuits

9.11 Experiment 10: Counters

9.12 Experiment 11: Shift Registers

9.13 Experiment 12: Serial Addition

9.14 Experiment 13: Memory Unit

9.15 Experiment 14: Lamp Handball

9.16 Experiment 15: Clock-Pulse Generator

9.17 Experiment 16: Parallel Adder and Accumulator

9.18 Experiment 17: Binary Multiplier

9.19 Verilog HDL Simulation Experiments and Rapid Prototyping with FPGAs

10 Standard Graphic Symbols

10.1 Rectangular-Shape Symbols

10.2 Qualifying Symbols

10.3 Dependency Notation

10.4 Symbols for Combinational Elements

10.5 Symbols for Flip-Flops

10.6 Symbols for Registers

10.7 Symbols for Counters

10.8 Symbol for RAM

Appendix

Answers to Selected Problems

Index

作者介绍:

暂无相关内容,正在全力查找中

出版社信息:

暂无出版社相关信息,正在全力查找中!

书籍摘录:

暂无相关书籍摘录,正在全力查找中!

在线阅读/听书/购买/PDF下载地址:

在线阅读地址:数字设计与Verilog实现(第5版英文版)/国外电子与通信教材系列在线阅读

在线听书地址:数字设计与Verilog实现(第5版英文版)/国外电子与通信教材系列在线收听

在线购买地址:数字设计与Verilog实现(第5版英文版)/国外电子与通信教材系列在线购买

原文赏析:

暂无原文赏析,正在全力查找中!

其它内容:

暂无其它内容!

书籍真实打分

故事情节:8分

人物塑造:6分

主题深度:9分

文字风格:3分

语言运用:7分

文笔流畅:9分

思想传递:4分

知识深度:9分

知识广度:9分

实用性:9分

章节划分:3分

结构布局:9分

新颖与独特:7分

情感共鸣:4分

引人入胜:4分

现实相关:7分

沉浸感:3分

事实准确性:4分

文化贡献:9分

网站评分

书籍多样性:7分

书籍信息完全性:9分

网站更新速度:5分

使用便利性:3分

书籍清晰度:9分

书籍格式兼容性:8分

是否包含广告:4分

加载速度:7分

安全性:5分

稳定性:7分

搜索功能:9分

下载便捷性:3分

下载点评

  • 在线转格式(84+)
  • 排版满分(246+)
  • epub(191+)
  • 推荐购买(676+)
  • 图书多(157+)
  • 盗版少(572+)

下载评价

网友 宓***莉:不仅速度快,而且内容无盗版痕迹。

网友 仰***兰:喜欢!很棒!!超级推荐!

网友 车***波:很好,下载出来的内容没有乱码。

网友 益***琴:好书都要花钱,如果要学习,建议买实体书;如果只是娱乐,看看这个网站,对你来说,是很好的选择。

网友 寇***音:好,真的挺使用的!

网友 冯***丽:卡的不行啊

网友 宫***玉:我说完了。

网友 权***波:收费就是好,还可以多种搜索,实在不行直接留言,24小时没发到你邮箱自动退款的!

网友 龚***湄:差评,居然要收费!!!

网友 冷***洁:不错,用着很方便

网友 冉***兮:如果满分一百分,我愿意给你99分,剩下一分怕你骄傲

网友 郗***兰:网站体验不错

网友 薛***玉:就是我想要的!!!

网友 戈***玉:特别棒

版权声明

1本文:数字设计与Verilog实现(第5版英文版)/国外电子与通信教材系列转载请注明出处。
2本站内容除签约编辑原创以外,部分来源网络由互联网用户自发投稿仅供学习参考。
3文章观点仅代表原作者本人不代表本站立场,并不完全代表本站赞同其观点和对其真实性负责。
4文章版权归原作者所有,部分转载文章仅为传播更多信息服务用户,如信息标记有误请联系管理员。
5本站一律禁止以任何方式发布或转载任何违法违规的相关信息,如发现本站上有涉嫌侵权/违规及任何不妥的内容,请第一时间联系我们申诉反馈,经核实立即修正或删除。


本站仅提供信息存储空间服务,部分内容不拥有所有权,不承担相关法律责任。

相关文章:

  • 书虫新版升级二级1共11册送音频初二初三牛津英汉双语读物附扫码免费音频、习题答案、读后测评 kindle 下载 网盘 pdf azw3 极速 rtf umd
  • BAD AS I WANNA BE(ISBN=9780440222668) kindle 下载 网盘 pdf azw3 极速 rtf umd
  • 一起泡泡 kindle 下载 网盘 pdf azw3 极速 rtf umd
  • 混凝土结构:同步辅导及习题精解(第三版) kindle 下载 网盘 pdf azw3 极速 rtf umd
  • 史记 kindle 下载 网盘 pdf azw3 极速 rtf umd
  • 宝莲灯1-2共2册 三圣母被镇华山下+孝沉香劈山救母(中国动画典藏)拼音认读版 0-3-6岁儿童动画绘本故事书籍 包邮 辽宁少年儿童 kindle 下载 网盘 pdf azw3 极速 rtf umd
  • 正版 -新大头儿子和小头爸爸注音故事书 小头爸爸是超人 kindle 下载 网盘 pdf azw3 极速 rtf umd
  • 化学制药技术——高职高专教材 kindle 下载 网盘 pdf azw3 极速 rtf umd
  • 多高层木结构建筑技术标准 中华人民共和国住房和城乡建设部 发布 中国建筑工业出版社 kindle 下载 网盘 pdf azw3 极速 rtf umd
  • 电路测试实验教程--电工电子技术实验(普通高校十三五规划教材) kindle 下载 网盘 pdf azw3 极速 rtf umd